

**Pager data coding and decoding - By decoding reset words in Reed-Solomon code adjacent class****Patent Assignee:** TEIVAS STOCK CO**Inventors:** GRIDNEV O A; KUROCHKIN V G; PORTNOI S L**Patent Family (1 patent, 1 country)**

Patent Number	Kind	Date	Application Number	Kind	Date	Update	Type
RU 2108667	C1	19980410	RU 19942003	A	19940119	199846	B

**Priority Application Number (Number Kind Date):** RU 19942003 A 19940119**Patent Details**

Patent Number	Kind	Language	Pages	Drawings	Filing Notes
RU 2108667	C1	RU	24	13	


**Alerting Abstract:** RU C1

Method consists in adding part of the inherent address of the user receiver when coding k-1 symbols of each word and coding with a Reed-Solomon code. Resetting of the coded words is accomplished by taking into account the group address of the user receiver and detecting the synchro-packet at the receiver and strobing the receiver when the synchro-signal and that part of the code word arrives which corresponds to the user group address.

**USE -** Method concerns computing and communications.**ADVANTAGE -** Method makes it possible to transmit messages to users with high reliability despite pulse interference and Rayleigh fading in the radio channel, and by strobing the receivers to increase the service life of the power supplies used.**Main Drawing Sheet(s) or Clipped Structure(s)**

СПРВ

Отправители  
сообщений



International Classification (Main): H03M-013/00

Original Publication Data by Authority

Russia

Publication Number: RU 2108667 C1 (Update 199846 B)

Publication Date: 19980410

Assignee: TEIVAS STOCK CO (TEIV-R)

Inventor: PORTNOI S L GRIDNEV O A KUROCHKIN V G

Language: RU (24 pages, 13 drawings)

Application: RU 19942003 A 19940119 (Local application)

Original IPC: H03M-13/00(A)

Current IPC: H03M-13/00(A)

Derwent World Patents Index

© 2007 Derwent Information Ltd. All rights reserved.

Dialog® File Number 351 Accession Number 8986394



(19) RU (11) 2 108 667 (13) C1  
(51) МПК<sup>6</sup> H 03 M 13/00

РОССИЙСКОЕ АГЕНТСТВО  
ПО ПАТЕНТАМ И ТОВАРНЫМ ЗНАКАМ

(12) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ПАТЕНТУ РОССИЙСКОЙ ФЕДЕРАЦИИ

(21), (22) Заявка 94002003/09, 19.01.1994

(46) Дата публикации: 10.04.1998

(56) Ссылки ЕР, патент, 0155882, кл. Н 03 М 13/00, 1985. ЕР, патент, 0204635, кл. Н 03 М 13/00, 1986.

(71) Заявитель:  
Акционерное общество "Тейвас"

(72) Изобретатель: Портной С.Л.,  
Гридин О.А., Курочкин В.Г., Головин  
О.Б., Скиталинский К.Т.


(73) Патентообладатель:  
Акционерное общество "Тейвас"

(54) СПОСОБ КОДИРОВАНИЯ И ДЕКОДИРОВАНИЯ ДАННЫХ ДЛЯ СИСТЕМЫ ПЕРСОНАЛЬНОГО РАДИОВЫЗОВА И ДЕКОДЕР ДЛЯ СИСТЕМЫ ПЕРСОНАЛЬНОГО РАДИОВЫЗОВА

(57) Реферат:

Изобретение относится к вычислительной технике и технике связи. Его использование в системах персонального радиовызыва позволяет передавать сообщения абонентам с высокой достоверностью несмотря на импульсные помехи и Релеевские замыкания в радиоканале, а кроме того, за счет стабилизации работы приемников повысить срок службы используемых в них источников питания. Этот результат достигается благодаря тому, что на передающей стороне при кодировании k-1 символов кодового слова из передаваемого сообщения дополняют часть собственного адреса абонентского приемника и кодируют кодом Рида-Соломона (РС) (n, k), перемежают кодированных слов производят с учетом группового адреса абонентского приемника, а на приемной стороне в процессе демодуляции выделяют синхропосылку и стабилизируют приемник в моменты прихода этой синхропосылки и той части кодового слова, которая соответствует групповому адресу приемника, а после деперемежения принятых слов декодируют их в смежном классе того кода РС (n, k-1), который вложен в используемый на

передающей стороне код РС (n, k), причем адрес этого смежного класса определяется частью собственного адреса приемника. Декодер, содержащий демодулятор 11, блок 14 управления, блок 15 постоянной памяти, блок 16 декодирования и блок 17 деперемежения, дополнен таймером 13 и блоком 12 синхронизации, который имеет специальное выполнение. 2 с. и 5 зл. Флы, 13 ил., 4 табл.



R U 2 1 0 8 6 6 7 C 1

R U 2 1 0 8 6 6 7 C 1



(19) RU (11) 2 108 667 (13) C1  
(51) Int. Cl. 6 H 03 M 13/00

RUSSIAN AGENCY  
FOR PATENTS AND TRADEMARKS

(12) ABSTRACT OF INVENTION

(21), (22) Application: 94002003/09, 19.01.1994

(46) Date of publication: 10.04.1998

(71) Applicant:  
Aktsionernoje obshchestvo "Tejas"

(72) Inventor: Portnoj S.L.,  
Gridnev O.A., Kurochkin V.G., Golovin  
O.B., Skitalinskij K.T.


(73) Proprietor:  
Aktsionernoje obshchestvo "Tejas"

(54) DATA CODING AND DECODING METHOD FOR PERSONAL RADIO CALL SYSTEM AND DECODER FOR PERSONAL RADIO CALL SYSTEM

(57) Abstract:

FIELD: computer and communication engineering. SUBSTANCE: on sending end, when coding K-1 characters of code word, the latter is supplemented with part of receiver own address from transmitted message and coded with Reed-Solomon code (n,k); coded words are interleaved including group address of subscriber receiver; on receiving end, sync pulse is separated in the course of demodulation and receiver is gated soon as this sync pulse and part of code word corresponding to receiver group address arrive; upon deinterleaving received words, the latter are decoded in adjacent class of Reed-Solomon code (n, k-1) embedded in Reed-Solomon code (n,k) used on sending end; leader of this adjacent class is determined by part of receiver own address. Decoder has demodulator 11, control unit 14, read-only storage unit 15, decoding unit 16, and deinterleaving unit 17; in addition, it is provided with timer 13, and synchronizing

unit 12 which is specially designed. EFFECT: improved confidence of messages transmitted in spite of pulse noise and Rayleigh fading in radio channel; increased service life of power supplies used in receivers. 7 cl, 13 dwg, 4 tbl



RU 2 108 667 C1

RU 2 108 667 C1

Изобретение относится к вычислительной технике и технике связи и может быть использовано при создании систем массового обслуживания с множественным доступом, например систем персонального радиовызова (СПРВ), которые могут работать, например, в УКВ диапазоне частот.

В подобных системах актуальной является задача борьбы с длинными пакетами ошибок, вызванных импульсными помехами, и с медленными Рельевскими замедлениями в канале связи. Стандартным методом для решения этой задачи является скремблирование (перестановка) данных на передающей стороне и дескремблирование (обратная перестановка) данных на приемной стороне. Например, в патенте ЕПВ N 0155682, кл. Н 03 M 13/00, опубл. 1985, описан способ и устройство для защиты от ошибок при передаче кадров цифровой информации. В указанном способе в каждом кодовом слове выделяется существенная часть, которая кодируется добавлением избыточных разрядов и затем распределяется в пределах длительности того же кодового слова по интервалам, чередуясь с фрагментами остатальной части кодового слова, никак не кодированной. На приеме существенная часть объединяется и декодируется с исправлением ошибок, а остатальная часть при наличии ошибок или стираний заменяется заданной последовательностью символов, например последовательностью режима молчания. Соответствующий декодер содержит демодулятор, блок декодирования и блок демодемежения. В этом системе, однако, возможно появление неустранимых ошибок или стираний, вызванных помехами, перекрывающими по длительности несколько кодовых слов.

Наиболее близким к заявляемому является способ поблочной передачи слов цифровой информации, описанная в патенте ЕПВ N 0204635, кл. Н 03 M 13/00, опубл. 1986, в котором имеется также описание соответствующих устройств. Этот способ включает на передающей стороне:

- кодирование каждого передаваемого к-символьного слова блоковым кодом (n, k), где n-k - число проверочных символов блокового кода (n, k);

- формирования п блоков кодовых слов путем перемежения символов в кодовых слов (w > 1), относящихся к одному информационному сообщению;

- перемежение блоков кодовых слов в пределах заданного периода T;
- формирование кодового кадра длительностью T > T из совокупности перемеженных блоков кодовых слов и синхросигнала;

- модуляцию сформированным кодовым кадром сигнала несущей частоты и передачу его по радиоканалу;

- прием на каждой приемнике передаваемого сигнала, его демодуляцию и выделение синхросигнала;

- формирование в кодовых слов, относящихся к одному сообщению, путем демодемежения символов в п блоках кодовых слов;

- декодирование в сформированных кодовых слов одного информационного сообщения с исправлением возможных

ошибок.

Соответствующий декодер содержит демодулятор, группу информационных выходов которого соединена с первой группой информационных входов блока оперативной памяти, блок декодирования, блок демодемежения и блок управления.

Как описанный способ, так и реализующий его декодер могут быть использованы для СПРВ. Однако применяемое в данном способе кодирование достаточно сложно, что особенно заметно проявляется в сложности реализующего этот способ декодера. Кроме того, при использовании данного способа в СПРВ приемники информации должны все время находиться в режиме приема, из-за чего быстро вырабатывается ресурс их источников питания.

Предлагаемый способ гарантирует высокую степень достоверности получаемой абонентами информации за счет применения оригинального метода обнаружения и коррекции искажений, в частности длинных пакетов ошибок. Кроме того, этот способ позволяет обеспечить обтюрирование приемников благодаря соответствующему выполнению декодера, что резко увеличивает срок службы их источников питания. Для достижения этого технического результата в способе кодирования и декодирования данных для системы персонального радиовызова, включающем на передающей стороне:

- кодирование каждого передаваемого к-символьного слова блоковым кодом (n, k), где n-k - число проверочных символов блокового кода (n, k);

- формирование п блоков кодовых слов путем перемежения символов в кодовых слов

(w > 1), относящихся к одному информационному сообщению;

- перемежение блоков кодовых слов в пределах заданного периода T;
- формирование кодового кадра длительностью T > T из совокупности перемеженных блоков кодовых слов и синхросигнала;

- модуляция сформированным кодовым кадром сигнала несущей частоты и передачу его по радиоканалу;

на приемной стороне:

- прием на каждом приемнике передаваемого сигнала, его демодуляцию и выделение синхросигнала;
- формирование в кодовых слов, относящихся к одному сообщению, путем демодемежения символов в п блоках кодовых слов;

- декодирование в сформированных кодовых слов одного информационного сообщения с исправлением возможных ошибок;

55 - на передающей стороне:

- каждый передаваемое к-символьное слово формируют путем дополнения к k-1 символам информационного сообщения одной из w частей собственного адреса приемника, которому предназначено данное информационное сообщение, причем в качестве блокового кода (n, k) используют код Рида-Соломона (n, k);

- перемежение блоков кодовых слов осуществляют для информационных сообщений с разными групповыми адресами в соответствии с заданным порядком

следования групповых адресов;  
 - кодовый кадр формируют путем добавления синхропосыпки длительностью  $T$  перед каждой совокупностью длительностью  $T'$  перемеженных блоков кодовых слов, так что  $T = t+T'$ ;

на приемной стороне:  
 - после выделения синхропосыпки в приемнике стробируют его двумя последовательностями импульсов с периодом  $T$  каждая, импульсы первой из которых с длительностью  $t$  совмещают по времени с синхропосыпками, а импульсы второй последовательности с длительностью, равной длительности одного блока кодовых слов, задерживают относительно импульсов первой последовательности на время, определяемое групповым адресом данного приемника и законом перемежения блоков кодовых слов на передающей стороне;

- в выделенных во время действия импульсов второй последовательности блоках кодовых слов выполняют демпремежение символов, из которых формируют кодовые слова;

- полученные при демпремежении символов в блоках кодовых слов кодовые слова декодируют с исправлением ошибок в смежной классе кода Рида-Соломона (n, k-1), вложенного в используемый на передающей стороне код Рида-Соломона (n, k), и лидер смежного класса этого (n, k-1) кода Рида-Соломона определяется той из  $n$  частей собственного адреса данного приемника, который дополнены  $k-1$  символов информационного сообщения на передающей стороне;

- декодированное информационное сообщение выдают получателю.

Особенностью данного способа является то, что передаваемое сообщение на передающей стороне повторяют несколько раз, а на приемной стороне повторяют декодирование кодового слова в каждом стробируемом периоде Т.

Еще одной особенностью этого способа является то, что в качестве синхропосыпки используют импульсную т-последовательность.

Для достижения того же технического результата в декодер системы персонального радиовызыва, содержащий демодулятор, группу информационных выходов которого соединены с первой группой информационных входов блока оперативной памяти, блок декодирования, блок демпремежения и блок управления, введены блок синхронизации и таймер, первый и второй выходы синхронизата демодулятора подключены к однокоммутным информационным входам блока синхронизации, выход которого соединен с информационным входом таймера, выход которого подключен к первому входу блока управления, первый выход которого соединен с управляющим входом демодулятора, второй выход блока управления подключен к входу синхронизации демодулятора, третий выход и первая группа выходов блока управления соединены соответственно с тактовым входом и группой управляющих выходов блока синхронизации, вторая-пятая группы выходов блока управления подключены соответственно к группам управляющих и адресных входов

блока оперативной памяти, группе управляющих входов блока демпремежения и группе управляющих входов блока декодирования, четвертый выход управления соединен с тактовым входом блока декодирования, выход и группа выходов которого подключены соответственно к второму входу блока управления и второй группе информационных входов блока оперативной памяти, первая группа выходов которого соединена с группой информационных входов блока демпремежения, группа выходов которого подключена к группе информационных входов блока декодирования, вторая группа выходов блока оперативной памяти и шестая группа выходов блока управления являются соответственно информационными и управляющими выходами декодера.

При этом блок синхронизации предложенного декодера содержит генератор т-последовательности, сдвиговый регистр, первый и второй счетчики импульсов, компаратор, распределитель импульсов, триггер, сумматор по модулю два, элемент И и мультиплексор, первый информационный вход которого является однокоммутным входом блока, выход подключен к информационному входу сдвигового регистра, выход которого соединен с вторым информационным входом мультиплексора и с первым входом сумматора по модулю два, выход которого подключен к установочному входу первого счетчика импульсов, счетные входы распределителя импульсов и второго счетчика импульсов объединены и являются вторым информационным входом блока, тактовые входы распределителя импульсов и генератора т-последовательности

объединены и являются тактовым входом блока, первый-пятый выходы распределителя импульсов соединены соответственно с управляющим входом мультиплексора, тактовым входом сдвигового регистра, выходом обнуления первого счетчика импульсов, входом синхронизации генератора т-последовательности и счетным входом первого счетчика импульсов, разрядные выходы которого подключены к первой группе входов компаратора, выход которого соединен с первым входом элемента И, вторая группа входов компаратора и объединенные входы обнуления распределителя импульсов, триггера и генератора т-последовательности образуют группу управляющих входов блока, выход второго счетчика импульсов подключен к установочному входу триггера, выход которого соединен с входом обнуления второго счетчика импульсов и первым управляющим входом распределителя импульсов, первый выход генератора т-последовательности подключен к второму входу сумматора по модулю два, второй выход генератора т-последовательности соединен с вторым управляющим входом распределителя импульсов и вторым входом элемента И, выход которого является выходом блока.

В этом блоке синхронизации распределитель импульсов содержит первый-третий триггеры, элемент "Запрет", элементы И, элементы ИЛИ и элементы НЕ, информационный вход первого триггера объединен с входом первого элемента НЕ и

является счетным входом распределителя, счетные входы первого и второго триггеров объединены с первым входом первого и второго элементов И и являются тактовым входом распределителя, первые входы первого-четвертого элементов ИЛИ объединены и являются входом обнуления распределителя, первый вход третьего элемента И и второй вход третьего элемента ИЛИ являются соответственно первым и вторым управляющими входами распределителя, выход первого элемента ИЛИ соединен с входом обнуления первого триггера, выход которого подключен к разрешающему входу элемента "Запрет" и второму входу четвертого элемента ИЛИ и информационному входу второго триггера, выход первого элемента НЕ соединен с вторым входом второго элемента ИЛИ, выход которого подключен к входу обнуления второго триггера, выход которого соединен с вторыми входами первого элемента ИЛИ и третьего элемента И, выход третьего элемента И соединен со счетным выходом третьего триггера, информационный вход которого подключен к источнику логической "1", выход третьего элемента ИЛИ соединен с выходом обнуления третьего триггера, выход которого подключен к запрещающему входу элемента "Запрет", вторым входом первого и второго элементов И и является первым выходом распределителя, выходы элемента "Запрет" и первого элемента И соединены с входами пятого элемента ИЛИ, выход которого является вторым выходом распределителя, выход четвертого элемента ИЛИ является третьим выходом распределителя, выход второго элемента И и является четвертым выходом распределителя, выход второго элемента НЕ является пятым выходом распределителя.

Кроме того, в вышеуказанном блоке синхронизации генератор т-последовательности содержит с первого по восьмой триггеры, сумматоры по модулю два, первый и второй элементы ИЛИ, элемент ИЛИ-НЕ, первый и второй элементы НЕ, тактовые входы триггеров с первого по седьмой объединены и являются входом синхронизации генератора, тактовый вход восьмого триггера является тактовым входом генератора, установочный вход первого триггера объединен с входами обнуления триггеров с второго по шестой и с первыми входами первого и второго элементов ИЛИ и является входом обнуления генератора, выход первого триггера подключен непосредственно и через первый элемент НЕ - к первым входам соответственно сумматора по модулю два и элемента ИЛИ-НЕ, выходы которых соединены с информационными входами соответственно второго и седьмого триггеров, выход каждого из триггеров с второго по пятый подключен к соответствующему входу элемента ИЛИ-НЕ и информационному входу следующего триггера, выход шестого триггера соединен с информационным выходом первого триггера, вторым выходом сумматора по модулю два, выход второго элемента НЕ является первым выходом генератора, выход второго элемента НЕ подключен к шестому входу элемента ИЛИ-НЕ, прямой выход седьмого триггера соединен с информационным выходом

восьмого триггера и является вторым выходом генератора, инверсный выход седьмого триггера подключен к второму входу второго элемента ИЛИ, выход которого соединен с входом обнуления восьмого триггера, прямой выход которого подключен к второму входу первого элемента ИЛИ, выход которого соединен с входом обнуления седьмого триггера.

Приведенные совокупности существенных признаков как способа, так и декодера, неизвестны из существующего уровня техники ни в целом, ни в своих отличительных от прототипа частях. Поэтому данное предложение удовлетворяет, по мнению заявителя, условиям патентоспособности 15 "новинка" и "изобретательский уровень".

На фиг. 1 изображен пример системы с множественным доступом типа СПРВ.

На фиг.2 показано разбиение адресного пространства системы СПРВ.

На фиг.3 показана структура кадров, из которых состоит пакет передаваемых сообщений системы СПРВ.

На фиг.4 представлена структура передаваемого сообщения для абонента системы СПРВ.

На фиг. 5 показана структура интервалов, из которых состоит кадр.

На фиг. 6 изображена структурная схема устройства, позволяющего осуществлять в каком-либо регионе передачу сигналов СПРВ.

На фиг.7 показана структурная схема декодера абонентского приемника системы СПРВ.

На фиг.8 представлена функциональная схема блока синхронизации абонентского приемника.

На фиг. 9 показаны временные 35 диаграммы, поясняющие работу блока синхронизации декодера.

На фиг.10 приведена функциональная схема генератора т-последовательности блока синхронизации.

На фиг.11 изображена функциональная 40 схема блока декодирования декодера.

На фиг. 12 представлена функциональная схема блока демодуляции декодера.

На фиг. 13 приведена временная 45 диаграмма, поясняющая работу декодера абонентского приемника СПРВ сигналов.

Предлагаемый способ позволяет осуществлять вызов и передачу информации как отдельно взятому абоненту, так и группе абонентов.

Для передачи сообщения конкретному 50 адресату отправитель должен указать код страны, региона и индивидуальный код адресата (получателя), которому адресуется передаваемая информация. Устройством ввода УВ информации могут служить, например, телефон или ПЭВМ (см. фиг.1).

Введенное сообщение различными 55 телекоммуникационными средствами доставляется в нужный регион, где посредством радиопередачи попадает к конкретному абоненту. Каждому абонентскому приемнику присвоен один уникальный номер и адресного поля  $M=2^m$ , где  $m$ -количество адресных бит в системе для определения индивидуального кода абонента. Абоненты системы могут быть дополнительно объединены в группы с определенным групповым адресом для получения одной какой-либо информации абонентами сразу

всей группы. В зависимости от количества абонентов и групп абонентов количество используемых адресных кодов в каждом регионе может меняться от 0 до M.

С целью уменьшения энергопотребления индивидуальных приемников и увеличения ресурса их работы от автономных источников питания (аккумуляторов, батарей) приемники разбиваются на группы, каждая из которых выходит на связь в определенные промежутки времени. Каждая из этих групп приемников имеет одинаковый групповой адрес и поля адресов  $L=2^i$ , которое является подмножеством всего адресного поля M. Индивидуальный код каждого приемника складывается из группового адреса, одного из L, и собственного адреса, одного из  $M=2^i$ , где  $i$  – количество адресных бит, содержащихся в передаваемом сообщении (см. фиг. 2.). Для радиопередачи сообщений может использоваться комбинация канала ЧМ радиовещания с системой передачи данных типа СЛРВ.

Для передачи сообщений по радиоканалу приемникиают сигналы сложной структуры, позволяющие осуществлять пакетную передачу данных (см. фиг.3). Пакет состоит из L кадров, имеющих оригинальную структуру, причем количество кадров L может изменяться в широких пределах в зависимости от количества передаваемой информации и временного промежутка, выделенного для работы данной системы в канале связи. Кадр состоит из (n+1) интервала, где 0-й интервал используется для передачи синхрослова, которое используется для обеспечения пакетированной синхронизации, а интервалы с 1-го по n-й отведены для передачи сообщений абонентам системы, причем каждый интервал с 1-го по n-й разбит на L промежутков. Каждый промежуток с 0-го по (L-1)-й закреплен для передачи сообщений за совокупностью приемников, имеющих один групповой адрес. Так все приемники, например, с (L-2)-м групповым адресом для получения своего сообщения выходит на связь только в (L-2)-е промежутки во всех интервалах с 1-го по n-й.

Индивидуальное сообщение представляет собой набор кодовых слов, несущий в себе собственный адрес приемника абонента и информационное сообщение, предназначенные для него. Сообщение, структура которого показана на фиг. 4, состоит из W кодовых слов. Кодовое слово содержит  $k$  информационных символов с  $c_0$  по  $c_{k-1}$ , стоящих на первых местах, и  $n-k$  проверочных символов с  $c_k$  по  $c_{n-1}$ .

При передаче-личе защите сообщений от длинных пакетов ошибок и Релеевских замыканий, возникающих в канале связи, применяется перемежение символов кодовых слов одного сообщения, из которых формируются блоки, а затем производится перемежение блоков, относящихся к разным сообщениям. В табл.1 показан способ формирования блоков из кодовых слов одного сообщения. Например, блок 1 представляет собой последовательность символов  $c_0$  1-го, 2-го и т. д.,  $n$ -го кодового слова одного сообщения.

Для большего разнесения блоков одного сообщения в кадре производится перемежение блоков сообщений, имеющих

разные групповые адреса (см. фиг.5). Как раз с этой целью часть кадра, отведенная под передачу сообщений, разбита на  $n$  интервалов с 1-го по n-й, что дает возможность передавать следующее:

- 5 - на протяжении 1-го интервала в промежутки с 0-го по (L-1)-й блоки типа 1 (см. табл.1) соответственно для приемников с групповыми адресами с 0-го по (L-1)-й;
- 10 - на протяжении 2-го интервала в промежутки с 0-го по (L-1)-й блоки типа 2 соответственно для приемников с групповыми адресами с 0-го по (L-1)-й.
- 15 - Для формирования синхрослова используется m-последовательность, причем длина последовательности выбирается исходя из вероятности ложной тревоги (результат – ложная синхронизация).
- 20 Эти параметры в каждом конкретном случае заданы. Например, при  $L=256$ ,  $n=6$ ,  $w=4$ ,  $\log_2 q=4$ , где  $q$  – алфавит символов кодового слова, и вероятности ложной тревоги  $10^{-3}$  при исправлении 5 ошибок в синхрослове длина m-последовательности будет составлять 63 бита, и ее можно породить полиномом  $g(x) = x^6 + x + 1$ .
- 25 Для получения кодового слова применяется код Рида-Соломона (РС) в поле Галуа  $GF(q)$ . Так как коды РС обладают свойством вложности, т.е. если в поле  $GF(q)$  существует код РС  $(n,k)$ , то в него вложены коды РС  $(n,k-1)$ . Причем если  $0, 1, c_2, \dots, c_{k-1}$  представляют все кодовые

- 30 слова кода А  $(n, k-1)$ , то оставальные  $q-1$  коды  $(n, k-1)$ , будут являться смежными классами для кода А. Найти кодовые слова любого из этих  $q-1$  кодов можно путем сложения кодового слова  $c_1$  кода А с лидером соответствующего смежного класса  $v_1$ . Например, для слова  $c_2$  кода А словами смежных классов будут являться  $c_2 + v_1, c_2 + v_2, \dots, c_2 + v_{k-1}$ , где каждый
- 35  $v_j$  представляет собой лидер смежного класса. Лидер смежного класса  $v_j$  несет в себе информацию о собственном адресе приемника, а в словах  $c_i$  кода А содержится информационное сообщение для данного приемника.
- 40 Собственный адрес приемника, содержащийся в слове  $c_i$  (см. фиг. 2), разбивается на  $w$  частей или символов  $v_1, v_2, \dots, v_w$ , которые определяют лидеры смежных классов  $v_1, v_2, \dots, v_w$  для каждого из  $w$  кодовых слов сообщения.

- 45 На примере кода РС  $(6,3)$  в поле  $GF(2^4)$ , построенного по примитивному многочлену  $g(x) = x^4 + x + 1$ , рассмотрим алгоритмы и процессы кодирования-декодирования кодовых слов. Отметим, что в поле  $GF(2^4)$  в код РС  $(6,3)$  вложено 16 кодов  $(6,2)$ . Определим код РС  $(6,3)$  с учетом общего определения кода РС, данного в [1], как код, состоящий из всех слов длины  $n=6$ , для которых выполняется  $d=3$  уравнений:
- 50

$$\sum_{i=0}^5 u_i d_{5-i}^m = 0, u \in GF(2^4), m = \overline{1,3}, \langle 1 \rangle$$

где  
 $d_i$  - степени примитивного элемента поля  $GF(2^4)$ .

Осуществляется систематическое кодирование и проверочные символы  $u_3$  и  $u_4$  находятся из системы уравнений (1). Так как информационные символы  $u_1$ ,  $u_2$  известны, то можно найти

$$s_j = u_0^{d_j} + u_1^{d_j} + u_2^{d_j} + u_3^{d_j} \text{ для } j = \overline{1,3}.$$

Тогда система (1) может быть представлена в виде:

$$\sum_{i=0}^5 u_i d_{5-i}^m = -s_j, m = \overline{1,3}. \langle 2 \rangle$$

Матрица коэффициентов системы (2) является матрицей Вандермонда, ее решение всегда существует и единственno. Проверочные символы находятся переножением вектора  $s = (S_1, S_2, S_3)$  на обратную матрицу коэффициентов системы (2)  $M^{-1}$ :

$$(u_5, u_4, u_3) = sM^{-1},$$

$$\text{где } M^{-1} = \begin{vmatrix} 1 & 1 & 1 \\ a & a^2 & a^4 \\ a^3 & a^6 & a^8 \\ a^4 & a^8 & a^{16} \end{vmatrix}.$$

Дополнительные символы  $u_0$  и  $u_1$ , используемые для кодирования информации, передаваемой абоненту, символом  $u_2$  разным одному из  $u$  символов  $u_1, u_2, \dots, u_5$  собственного адреса приемника, находят проверочные символы  $u_3, u_4, u_5$  и формируют кодовое слово  $u_0, u_1, u_2, u_3, u_4, u_5$ . В табл. 2 сведены лидеры смежных классов и несколько кодовых слов в смежных классах кода (6,2), вложенного в рассматриваемый код РС (6,3). В первой строке сверху показаны кодовые слова кода А, включающие в себя 0-е слово. Последовательный переход значений символа  $u_2$  определяет порядок следования сверху вниз в таблице лидеров смежных классов  $v_1, v_2, \dots, v_{15}$ . Процесс кодирования также хорошо виден на примере этой таблицы. Задействован символ  $u_2$  для кодирования адреса абонента, а символы  $u_0, u_1$  для кодирования информации, передаваемой абоненту, находят проверочные символы  $u_3, u_4, u_5$  и полученное слово  $u_0 + v_1$  используют как кодовое слово для передачи в радиосвязь в описанном выше формате сообщения.

Из радиосвязи приемник получает слово  $s_i + v_j + e$ , где  $e$  - вектор ошибок, напомнившийся на сигнал в результате помех. При декодировании к полученному из канала слову прибавляется  $v$  с лидер смежного класса, соответствующий значению  $u_2$  собственного адреса приемника. Тогда получаем синдром:

$$s = [(s_i + v_j) + e]H^T,$$

где  $H$  - проверочная матрица.

Рассмотрим несколько случаев. В первом случае пусть  $e=0$  (сигнал принят без искажений). Тогда, если  $v_i=v_0$ , т.е.

собственный адрес приемника совпал с адресом передаваемого сообщения, то  $s=c_1H^T=0$  и информация в  $s_1$  считается верной. Если же  $v_j \neq v_0$ , то  $s =$

$\langle 5 \rangle (c_1 + v_j + v_0)H^T = c_1H^T = 0$ , и  $c_1$  отличается от передаваемого  $(c_1+u_j)$  в  $(d-1)=4$  символах. Следовательно, полученное слово  $q$  не будет лежать ни в одной из сфер декодирования кодовых слов с радиусом  $d-1$ , т.е. в данном случае декодер

$\langle 10 \rangle t = \frac{d-1}{2}$ , откажется от декодирования. И так будет всегда, пока  $v_j$  не станет равным  $v_0$  или, другими словами, пока адрес посыпаемого сообщения и собственный адрес приемника не совпадут.

Рассмотрим второй случай, когда  $e=0$  (сигнал принят с искажениями) и вариант, при котором  $v_j \neq v_0$ , т.е. когда собственный адрес абонентского приемника совпадает с адресом передаваемого сообщения. Если вектор ошибок  $e$  содержит один или два символа, то по синдому

$$s=(c_1+u_j+v_0+e)H^T=(c_1+e)H^T \text{ декодером}$$

находятся значения и положения одной или двух ошибок в принятом слове. Ошибки в этом случае исправляются и информация в  $s_1$  считается верной. Если же искажено более двух символов в слове, то декодер отказывается от декодирования.

При  $e \neq 0, v_j \neq v_0$ , когда собственный адрес приемника не совпадает с адресом передаваемого сообщения, получим синдом  $s=(c_1+v_j+v_0+e)H^T=c_1H^T+e$ . При этом возможны комбинации вектора ошибок  $e$ , при которых принятное слово  $s$  попадет в одну из сфер декодирования кодовых слов, т.е. произойдет декодирование сообщения, имеющего чужой собственный адрес и предназначенный для другого абонента. Для предотвращения подобной ситуации собственный код абонентского приемника передается постранично (в рассматриваемом примере посимвольно) в каждом кодовом слове сообщения. Тогда вероятность появления

такого ложного срабатывания будет  $\frac{w}{r_{\text{ш}}}$ , где  $r_{\text{ш}}$  - вероятность перехода из "чужого" кодового слова в "своё". В случае использования при кодировании кода РС (6,3) с применением декодера с исправлением двух ошибок в смежном классе кода (6,2) вероятность сильного декодирования

$\langle 45 \rangle$  слова из другого смежного класса  $r_{\text{ш}}=2$  при двух случайных ошибках в кодовом слове будет согласна результатам моделирования  $2,5 \cdot 10^{-2}$ . При передаче четырех кодовых слов в сообщении ( $w=4$ ) вероятность ложного срабатывания будет  $\frac{4}{r_{\text{ш}}^2}=3,9 \cdot 10^{-7}$ .

Таким образом, используя номер смежного класса кода РС ( $\pi, k-1$ ) в качестве собственного адреса абонентского приемника и применяя декодер, реализующий конструктивное расстояние ( $\pi, k-1$ ) кода РС в конкретном смежном классе кода ( $\pi, k-1$ ), удается повысить помехоустойчивость системы.

Рассмотренный формат передачи сообщений позволяет восстановить передаваемую информацию в случаях искажения достаточно больших участков

передаваемого радиосигнала. Так, при искашении всей информации одного из интервалов  $T/n$  части кадра, содержащего  $L$  блоков, что составляет  $\frac{L}{T/n} = \frac{L}{n}$  часть

кадра ( $L \ll T$ ), индивидуальные приемники будут получать свои сообщения верными. При искашении  $2L$  блоков, что соответствует приблизительно  $2/n$  части кадра, вероятность получения ложной информации индивидуальными приемниками будет  $P_0$ .

Реализация рассмотренного способа на передающей стороне может быть осуществлена с помощью устройства, схема которого приведена на фиг. 6. Это устройство содержит блок 1 ввода, вход которого подключен к телефонной линии 9 связь, формирователь 2 сообщений, кодер 3, первый и второй блоки 4, 5 перемежения, формирователь 6 синхросигнала, формирователь 7 кадрового кадра и модулятор 8, выход которого подключен к входу линии 10 связи. Выход блока 1 ввода соединен с входом формирователя 2 сообщений, выход которого соединен с входом кодера 3, выход которого подключен к входу первого блока 4 перемежения, выход которого соединен с входом второго блока 5 перемежения, выход которого, а также выход формирователя 6 синхросигнала подключены соответственно к первому и второму входам формирователя 7 кадрового кадра, выход которого подключен к входу модулятора 8.

На приемной стороне декодер содержит (фиг. 7) демодулятор 11, блок 12 синхронизации, таймер 13, блок 14 управления, блок 15 оперативной памяти, блок 16 декодирования и блок 17 демпремежения. Группа информационных выходов демодулятора 11 соединена с первой группой информационных входов блока 15 оперативной памяти. Первый и второй выходы синхросигнала демодулятора 11 подключены к однотипным информационным входам 31 и 32 блока 12 синхронизации, выход которого соединен с информационным входом таймера 13, выход которого подключен к первому входу блока 14 управления, первый 41 выход которого соединен с управляющим входом демодулятора 11. Второй выход 42 блока 14 управления подключен к входу синхронизации демодулятора 11. Третий выход 43 и первая группа 45 выходов блока 14 управления соединены соответственно с тактовыми входом 33 и группой 34 управляющих входов блока 12 синхронизации. Вторая-пятая группы 46-49 выходов блока 14 управления подключены соответственно к группам управляющих и адресных входов блока 15 оперативной памяти, группе управляющих входов 93 блока 17 демпремежения и группе управляющих входов 101 блока 16 декодирования. Четвертый выход 44 блока 14 управления соединен с тактовым входом блока 16 декодирования, выход и группа выходов которого подключены соответственно к второму входу блока 14 управления и второй группе информационных входов блока 15 оперативной памяти, первая группа выходов которого соединена с группой информационных входов блока 17 демпремежения, группа выходов которого подключена к группе 102 информационных входов блока 16 декодирования. Вторая

группа выходов блока 15 оперативной памяти и шестая группа 50 выходов блока 14 управления являются соответственно информационными и управляющими выходами декодера. К выходам декодера может быть подключен индикатор 18, например, на жидких кристаллах.

Демодулятор представляет собой, например, при работе в УКВ ЧМ диапазоне, детектор ЧМ сигнала, описанный в [2], к выходу которого подключен компаратор для

10 перевода аналогового сигнала в цифровой вид, передающий цифровой сигнал на регистр сдвига с параллельным выходом, работающий на 8-ми или другой разрядности шины данных. В качестве компаратора могут быть применены, например, микросхемы K544CA2 или K597CA2, характеристики которых приведены в [3]. В качестве регистра может быть использована, например, микросхема K155IP1.

Блок 12 синхронизации может содержать

20 (см. фиг. 8) мультиплексор 21, сдвиговый регистр 22, сумматор 23 по модулю два, первый и второй счетчики 24, 28, компаратор 25, генератор 26 п-последовательности, распределитель 27 импульсов, триггер 29 и элемент И 30. Первый информационный вход мультиплексора 21 соединен с однотипным выходом блока, выход которого подключен к информационному входу сдвигового регистра 22, выход которого соединен с вторым информационным входом мультиплексора 21 и с первым входом сумматора 23 по модулю два, выход которого подключен к установочному входу счетчика 24 импульсов. Счетные выходы распределителя 27 импульсов и второго счетчика 28 импульсов объединены и являются вторым информационным входом 32 блока 12. Таковой вход распределителя 27 импульсов и тактовый вход 36 генератора 26 п-последовательности объединены и являются выходом 33 блока 12. Первый-пятый выходы 65-69 распределителя 27 импульсов соединены соответственно с управляющим входом мультиплексора 21, тактовым входом сдвигового регистра 22, входом обнуления первого счетчика 24 импульсов, входом 35 синхронизации генератора 26 п-последовательности и счетным входом первого счетчика 24 импульсов, разрядные выходы которого подключены к первой группе входов компаратора 25, выход которого соединен с первым входом элемента И 30. Вторая группа входов компаратора 25 и объединенные входы обнуления распределителя 27 импульсов, триггера 29, а также вход 37 обнуления генератора 26 п-последовательности образуют 40 соответственно входы 34.1 и 34.2 группы 34 управляющих входов блока 12. Выход второго счетчика 28 импульсов подключен к установочному входу триггера 29, выход которого соединен с входом обнуления второго счетчика 28 импульсов и первым управляющим входом распределителя 27 импульсов. Первый выход 38 генератора 26 п-последовательности подключен к второму входу сумматора 23 по модулю два. Второй выход 39 генератора 26 п-последовательности соединен с вторым управляющим входом распределителя 27 импульсов и вторым выходом элемента И30, выход которого является выходом блока 12.

В блоке 12 синхронизации распределитель 27 импульсов может содержать первый-третий триггеры 51-53, элемент 54 "Запрет", первый-третий элементы 55-57 НЕ, первый-пятый элементы 60-64 ИЛИ. Информационный вход первого триггера 51 объединен с выходом первого элемента 58 НЕ и является счетным входом распределителя 27. Счетные входы первого 51 и второго 52 триггеров объединены с первым выходом первого 55 и второго 56 элементов И и являются тактовым входом распределителя 27. Первые входы первого-четвертого элементов 60-63 ИЛИ объединены и являются выходом обнуления распределителя 27, первый вход третьего элемента ИЛИ 55 и второй вход третьего элемента ИЛИ 52 являются соответственно первым и вторым управляющими входами распределителя 27. Выход первого элемента ИЛИ 60 соединен с выходом обнуления первого триггера 51, выход которого подключен к разрешающему входу элемента 54 "Запрет", второму входу четвертого элемента ИЛИ 63 и информационному входу второго триггера 52. Выход первого элемента НЕ 58 соединен с вторым входом второго элемента ИЛИ 61, выход которого подключен к входу обнуления второго триггера 52, выход которого соединен с вторыми входами первого элемента ИЛИ 60 и третьего элемента И 57. Выход третьего элемента И 57 соединен со счетным выходом третьего триггера 53, информационный вход которого подключен к источнику логической "1". Выход третьего элемента ИЛИ 62 соединен с выходом обнуления третьего триггера 53, выход которого подключен к запрещающему входу элемента 54 "Запрет", вторым входом первого 55 и второго 56 элементов И и является первым выходом 55 распределителя 27, выходы элемента 54 "Запрет" и первого элемента И 55 соединены с выходами пятого элемента 64 ИЛИ, выход которого является вторым выходом 66 распределителя 27. Выход четвертого элемента ИЛИ 63 является третьим выходом 67 распределителя 27, выход второго элемента И 58 соединен с выходом второго элемента НЕ 59 и является четвертым выходом 68 распределителя 27, выход второго элемента НЕ 59 является пятым выходом 69 распределителя 27.

Работа блока 12 синхронизации показывается временными диаграммами, приведенными на фиг. 9.

В блоке 12 синхронизации генератор 26 п-последовательности может содержать (см. фиг. 10) первый-восьмой триггера 71-78, сумматор 79 по модулю два, элемент ИЛИ-НЕ 80, первый и второй элементы ИЛИ 81, 82. Тактовые входы триггеров 71-77 с первого по седьмой объединены и являются входом 35 синхронизации генератора 26, тактовый вход восьмого триггера 78 является тактовым входом 36 генератора 26. Установочный вход первого триггера 71 объединен с выходами обнуления триггеров 72-76 с второго по шестой и с первыми выходами первого 81 и второго 82 элементов ИЛИ и является выходом 37 обнуления генератора 26. Выход первого триггера 71 подключен непосредственно и через первый элемент НЕ (или инверсный вход) к первым выходам соответственно сумматора 79 по модулю два и элемента

ИЛИ-НЕ 80, выходы которых соединены с информационными входами соответственно второго 72 и седьмого 77 триггеров, выходы каждого из триггеров 72-75 с второго по пятый подключены к соответствующему входу элемента ИЛИ-НЕ 80 и информационному входу следующего триггера. Выход шестого триггера 76 соединен с информационным входом первого триггера 71, вторым выходом сумматора 79 по модулю два, выходом второго элемента НЕ (или вторым инверсным входом элемента ИЛИ-НЕ 80) и является первым выходом 38 генератора 26. Выход второго элемента НЕ подключен к шестому входу первого элемента ИЛИ-НЕ 80. Прямой выход седьмого триггера 77 соединен с информационным входом восьмого триггера 78 и является вторым выходом 39 генератора 26. Инверсный выход седьмого триггера 77 подключен к второму входу второго элемента ИЛИ 82, выход которого соединен с выходом обнуления восьмого триггера 78, прямой выход которого подключен к второму входу первого элемента ИЛИ 81, выход которого соединен с выходом обнуления седьмого триггера 77.

Генератор 26 п-последовательности

выполнен на базе схемы деления, описанной, например, в [4] на стр. 128, и формирует п-последовательность длиной 63 символов, с порождением полиномом  $g(x)=x^8+x^1$ .

Таймер 13 может представлять собой традиционно выполненную схему на основе,

например, схем секундомера или генератора секундной последовательности, приведенных в [5] на стр. 211-216, или являться таймером, встроенным в микроЭВМ, с внешним квадрцевым резонатором. Примером таких однокристальных микроЭВМ (ОМЭВМ) может служить комплект серии КР1616, описанный в [6].

Блок 14 управления работает в соответствии с табл. 3, в которой введены следующие обозначения: V1-V6 представляет собой группы управляющих сигналов, подаваемых на блоки декодера; VU - управляющие сигналы, отвечающие за включение питания блоков, символы 1 и 0 в таблице показывают соответственно питание включено или выключено; WR, RD - соответственно сигналы записи и чтения, онирабатываются или не вырабатываются, когда в таблице стоит соответственно символ 1 или 0; символы F и W означают соответственно подачу и отсутствие подачи тактовой частоты на тактовом входе блока 17 датеремензии;  $t_2(1), t_2(2), \dots, t_2(6)$  означает последовательность промежутков времени  $t_2$  согласно фиг. 13, с обозначенным в скобках номером принимаемого блока сообщения;  $t_{5,2}(1), t_{5,2}(2), t_{5,3}(1), t_{5,3}(2)$  означают соответственно промежутки времени декодирования кодового слова и выдачи декодированного сообщения из блока 16 декодирования в блок 15 оперативной памяти, для обозначенных в скобках номеров (с 1 по 6) кодовых слов сообщения. Блок 14 управления формирует на своих выходах 43, 44 спорные частоты  $R_2, R_3$  для работы

соответственно блоков синхронизации 12 и декодирования 16, а также вырабатывает тактовую частоту  $F_1$  на выходе 42 для демодулятора 11, необходимую для синхронизации обмена информации по шине

50

45

55

60

65

70

75

80

85

90

95

100

105

110

115

120

данных.

Блок 14 управления может быть реализован, например, на базе ОМЭВМ КМ186БЕ51, описанном в [7], или ОМЭВМ КР1830БЕ51, или комплекта ОМЭВМ, указанного выше.

Генератор для формирования спорных частот должен быть кварцевым, реализованным, например, согласно [5], стр. 218.

Блок 15 оперативной памяти может быть выполнен на ОЗУ, например, на микросхеме КМ1603РУ1 с организацией 1К слов × 4 разряда, характеристики которой приведены в [8].

Блок 16 декодирования (см. фиг. 11) может содержать параллельный сумматор 94 по модулю два, первый-третий умножители 95-97, мультиплексор 98, счетчик 99, декодер 100 с исправлением ошибок. Первая группа входов поразрядного сумматора 94 по модулю два соединена с группой 102 информационных входов блока, а его адресные входы 101.1 группы 101 управляющих входов подключены к группам всех умножителей 95-97 и второй группе входов мультиплексора 98, на первую группу входов которого подается логический "0". Группа выходов мультиплексора 98 подсоединенна к второй группе входов поразрядного сумматора 94 по модулю два, группа выходов которого соединена с группой информационных входов декодера 100 с исправлением двух ошибок, тактовый вход, вход импульсов записи, вход импульсов чтения которого соединены соответственно с тактовым входом, с входами импульсов записи 101.2 и чтения 101.3 группы 101 управляющих входов блока 16 декодирования. Вход 101.2 импульсов записи блока 16 соединен с выходом счетчика 99, разрядные выходы которого подключены к группе управляющих входов мультиплексора 98, третьи-пятыми группами входов которого подсоединенны соответственно к группам выходов первого-третьего умножителей 95-97. Группа выходов и выход флага декодера 100 с исправлением двух ошибок подключены соответственно к группе выходов и выходу блока 16 декодирования.

Умножители 95-97 блока 16 декодирования являются схемами умножения на степень примитивного элемента в поле Галуа  $GF(2^4)$ , построение и работа которых описана, например, в [4] на с. 54-60. Декодер 100 с исправлением двух ошибок может быть реализован по структурной схеме, описанной в [9] на с. 182-185, и согласно материалам [10], или по материалам поданной заявки "Декодер с исправлением ошибок" N 93049111, поданной 18.10.93 г.

Блок доперемежения 17 может содержать первый-шестой регистры 83-88 однотакт, первый и второй мультиплексоры 89, 90, элемент И 91, счетчик 92. Первые входы первого мультиплексора 89 и элемента И 91 подключены к тактовому входу 93.1 группы 93 управляющих входов блока 17, а второй вход элемента И 91 и вход управления первого мультиплексора 89 соединены и подключены к входу 93.2 группы 93 управляющих входов. Выход элемента И 91 соединен со счетным входом счетчика 92, выход переполнения которого подключен к второму входу первого мультиплексора 89, выход которого

подключен к тактовым входам всех регистров 83-88 с первого по шестой. Группа информационных входов первого регистра 83 соединена с однотактными входами блока 17, а группы выходов первого-пятого регистров 83-87 подключены соответственно к группам информационных входов следующих регистров. Группа выходов шестого регистра 88 подключена к первой группе информационных входов второго

- 10 мультиплексора 90, вторые-шестые группы информационных входов которого соединены соответственно с группами выходов первого-пятого регистров 87-83. Разрядные выходы счетчика 92 соединены с управляющими входами второго мультиплексора 90, группа выходов которого подключена к группе выходов блока 17 доперемежения.
- 15 Приведенная функциональная схема блока 17 доперемежения выполнена согласно алгоритму доперемежения, описанному в [9] на с. 324-325, и может быть реализована на цифровых микросхемах общего применения или на базовом матричном кристалле типа 1806ХМ1.

Работа декодера в целом поясняется временным диаграммами фиг. 13.

- 20 Кодер на передающей стороне работает следующим образом. По телефонной линии 9 связи (см. фиг. 8) на вход блока 1 ввода, который может представлять собой телефонный модем, поступает поток сообщений, которые необходимо передать посредством радиосвязи в данном районе. С выхода блока 1 сообщения поступают в формирователь 2 сообщений, где они накапливаются до размеров передаваемого кадра, каждое информационное сообщение делится на  $n$  частей и передается подразделяется в кодер 3, который формирует последовательность сообщений, каждое из которых состоит из  $w$  кодовых слов (см. фиг. 4). Затем каждая группа из  $w$  кодовых слов из кодера 3 поступает в первый блок 4 перемежения, где, согласно правилу перемежения, показанному в табл. 1, формируются блоки кодовых слов по очереди для каждого сообщения кадра. Во втором блоке 5 перемежения накапливаются блоки кодовых слов всех сообщений, принадлежащих одному кадру. Здесь происходит перемежение блоков, принадлежащих разным сообщениям, в соответствии с правилом перемежения, показанным на фиг. 5. В блоке 6 формирователя синхросигнала формируется тинсплосдовательность, которая поступает в формирователь 7 кодового кадра и присоединяется в качестве синхросплосдовательности в начало кадра к совокупности перемеженных блоков сообщений, поступающих из второго блока 5 перемежения (см. фиг. 3). Затем сформированная сплосдовательность, представляющая собой кадр, поступает на модулятор 8 и передается по линии 10 связи абонентам системы.
- 45 Под линией 10 связи подразумевается усиительно-преобразовательная часть передатчика, радиоканал, линейный тракт индивидуального приемника до демодулятора.
- 50 Следует отметить, что в качестве линии 10 связи может быть использована

радиовещательная УКВ ЧМ система, сигнал которой дополнительно модулируется.

Декодер индивидуального приемника на приемном конце работает следующим образом. Основными являются следующие этапы работы декодера:

- поиск и установление цикловой синхронизации;
- прием блоков сообщения в промежутки времени кадра, соответствующие групповому номеру приемника (см. фиг. 5);
- восстановление кодовых слов путем перемещения символов блоков кодовых слов;
- декодирование каждого кодового слова в смежном классе, который определен собственным адресом приемника, причем в случае отказа от декодирования хотя бы для одного кодового слова сообщения необходим отказ от сообщения, принятого в этом кадре;
- запись принятого сообщения в блоке оперативной памяти и вывод его на ЭКИ.

После включения питания декодера включается питание блока 14 управления, блока 15 оперативной памяти, таймера 13. На оставные блоки декодера питание подается в определенные моменты времени в соответствии с управляющими сигналами включения питания ВУ согласно табл. 3. Блок 14 управления вырабатывает сигналы управления, включающие питание демодулятора 11 и блока 12 синхронизации. С демодулятора 11 принятые сигналы поступают на вход блока 12 синхронизации, который находится в режиме поиска синхрослова, после принятия которого устанавливается блоковая синхронизация, после чего поиск синхрослова осуществляется только в интервале времени  $t_0$  передачи кадра (фиг. 13).

Поиск синхрослова осуществляется следующим образом. С демодулятора 11 принятые сигналы поступают на вход блока 12 синхронизации, который, напомнив последовательность сигналов, равную длине синхрослова, осуществляет сравнение принятой последовательности с вырабатываемой эталонной. Если последовательности совпадают, за исключением некоторого несовпадающего количества символов, то блоком 12 синхронизации фиксируется факт нахождения синхрослова и на выходе блока 12 синхронизации вырабатывается сигнал, запускающий таймер 13. Если эталонная, вырабатываемая генератором 26 тп-последовательности (см. фиг. 8), и принятая последовательности не совпадают, то блок 12 синхронизации принимает с демодулятора 11 во внутренний сдвиговый регистр 22 очередной сигнал, при этом последний символ в сдвиговом регистре 22 выкидывается и процесс сравнения последовательности возобновляется. Количество несовпадающих сигналов или порог устанавливается на выходах 34.1 блока 12 синхронизации в двоичном коде и определяет количество  $R$  искаженных (стертых) символов принятой последовательности, начиная с которого принятая и эталонная последовательности считаются несовпадающими. Генератор 26 тп-последовательности используется одновременно для выработки символов тп-последовательности и для выработки

сигнала конца цикла сравнения принятой и эталонной последовательностей. В зависимости от требований к вероятности установления ложной синхронизации и качества канала связи порог  $R$  может быть изменен и, согласно сказанному выше, например, для вероятности установления ложной синхронизации  $10^{-8}$  порог  $R$  должен равняться 6.

Работу блока 12 синхронизации (см. фиг.

- 8) поясняют временные диаграммы фиг. 9. Тактовая частота  $F_2$ , подаваемая с выхода 43 блока 14 управления на тактовый вход блока 12 синхронизации, обозначенная на фиг. 8 как  $F$ , берется в 100 или более раз выше, чем частота  $F_{\text{дем}}$  прихода информационных символов из канала 10 связи, для того чтобы цикл сравнения последовательностей (длился 63 такта частоты  $F$ , см. диаграмму Е фиг. 9) и вырабатываемое со всплеском последовательность осуществлялись до прихода следующего символа из канала 10 связи. С первого и второго выходов демодулятора 11 на однокоммутные информационные входы 31 и 32 блока 12 синхронизации поступают соответственно последовательность
- 20 принятых сигналов и сопровождающие эту последовательность импульсы. С первого информационного входа 31 блока 12 синхронизации через мультиплексор 21 последовательность сигналов попадает на информационный вход сдвигового регистра 22, где записывается по импульсам на тактовом входе этого регистра, которые формируются на втором выходе 66 блока распределителя 27 импульсов (см. диаграмму Г фиг. 9) из сопровождающих сигналов  $F_{\text{дем}}$ , поступающих на счетный вход распределителя 27 с второго информационного входа 32 блока. При этом сопровождающие сигналы  $F_{\text{дем}}$  поступают на счетные входы второго счетчика 28 импульсов, который вырабатывает на своем выходе импульс на 63-м такте сигнала  $F_{\text{дем}}$ , устанавливающий триггер 29 в единичное состояние (см. диаграмму С фиг. 9). При возникновении логической "1" на выходах второго триггера 52 распределителя 27 импульсов (см. диаграмму В фиг. 9) и триггера 29 на выходе третьего элемента И 57 появляется сигнал, переводящий третий триггер 53 распределителя 27 в единичное состояние (см. диаграмму D фиг. 9), который коммутирует подачу тактовой частоты  $F$  на
- 50 тактовый вход регистра 22 вместо сигналов с выхода первого триггера 51, подачу тактовой частоты  $F$  на выход 68 распределителя 27 импульсов (см. диаграмму Е фиг. 9) и затем на вход 35 генератора 26 тп-последовательности, а также подачу инвертированной тактовой частоты  $F$  на выход 67 распределителя 27 импульсов и затем на вход первого счетчика 24. Сигнал с третьего триггера 53 распределителя 27 импульсов также поступает на первый выход 65 распределителя 27 импульсов и попадает на управляющий вход мультиплексора 21, осуществляя его коммутацию таким образом, что на информационный вход регистра 22 подаются сигналы с его выхода через второй вход мультиплексора 21. По тактовой частоте  $F$  сигналы со сдвигового регистра 22 и генератора 26 тп-последовательности

поступают на сумматор 23 по модулю два, где складываются и поступают на установочный вход первого счетчика 24, на счетный вход которого поступает инверсия сигнала F, при этом первый счетчик 24 подсчитывает количество несовпадений позиций сигнала, записанного в регистре 22, и сигнала, вырабатываемого генератором 26 по-последовательности. Компаратор 25, стоящий на выходе первого счетчика 24, сравнивает число несовпадений принятой последовательности с эталонной, вырабатываемой генератором 26 по-последовательности, и вырабатывает на своем выходе сигнал логической "1", если на втором входе число, заданное порогом срабатывания компаратора, больше, чем число несовпадающих позиций последовательностей, посчитанных первым счетчиком 24. В другом случае компаратором 25 вырабатывается сигнал логической "0". После выработки последнего импульса по-последовательности на втором выходе генератора 26 по-последовательности появляется сигнал логической "1" (см. диаграмму Н фиг. 9), обрашающий в ноль третий триггер 53 распределителя 27 импульсов и дающий возможность пройти сигналу логической "1" (см. диаграмму Н фиг. 9), если он есть, с компаратора 25 через элемент И 30 на выход блока 12 синхронизации. Таким образом, если принятая последовательность, хранящаяся в регистре 22, отличается от эталонной, формируемой генератором 26 по-последовательности 26, в количестве позиций меньшем, чем заданное число порога, то вырабатывается решение, что принятая последовательность соответствует искомой, и блок 12 синхронизации вырабатывает сигнал, синхронизирующий об установке синхронизации. В противном случае сигнал на выходе блока 12 синхронизации не вырабатывается, первый триггер 51 распределителя 27 импульсов вырабатывает импульс сдвигового регистра 22 для записи следующего символа из демодулятора 11 (см. диаграмму А фиг. 9), затем третий триггер 53 опять переходит в состояние логической "1", что породяет очередной цикл сравнения последовательностей принятой и эталонной (см. диаграмму Н фиг. 9).

Генератор 26 по-последовательности работает следующим образом. С подачей сигнала предварительной установки на выход 37 обнуления генератора 26 устанавливается в 0-е состояние, которое характеризуется набором логических уровней 1,0,0,0,0,0 на выходах соответственно первого-шестого триггеров 71-76. При подаче на вход 35 синхронизации генератора 26 такой частоты F начинают функционировать первый-шестой триггеры 71-76, вследствие чего меняются состояния генератора с 0-го по 62-ое, соответствующие всевозможным комбинациям логических уровней, за исключением комбинации всех нулей, на выходах первого-шестого триггеров 71-76. В результате работы этих триггеров на первом выходе 38 генератора формируются 63 символа по-последовательности. Когда на выходах первого-шестого триггеров 71-76 появится последовательность 1,0,0,0,0,1 логических уровней, соответствующая 62-му

состоянию генератора, на выходе 80 элемента ИЛИ-НЕ появится уровень логической "1", который, поступая на информационный вход седьмого триггера 77, переведет его на следующем такте частоты F в состояние логической "1" и на втором выходе 39 генератора 26 по-последовательности появится импульс положительной полярности, который через третий элемент ИЛИ 62 поступает на вход обнуления третьего триггера 53 распределителя 27 импульсов, который, в свою очередь, блокирует поступление тактовых импульсов F через второй элемент И 56 на вход 35 синхронизации генератора 26 по-последовательности, который, перейдя из 62-го в 0-е состояние, останавливается и ждет поступления очередной пачки тактовых импульсов F. Восьмой триггер 78 необходим для обнуления седьмого триггера 77 и формирования заднего фронта импульса на втором выходе генератора 26, о котором говорилось выше.

На управляющий вход 34.2 блока 12 синхронизации после включения его питания подается блоком 14 управления сигнал предварительной установки, осуществляющий подготовку схемы к работе.

После того, как блок 12 синхронизации выдаст сигнал таймеру 13, сигнализирующий о найденном синхрослове, таймер 13 включается на отсчет последовательно промежутков времени  $t_1, t_2, t_3, t_4, \dots, t_n$ ,  $t_1, t_4$  (см. фиг. 13) с выдачей сигнала о начале своей работы и конце каждого промежутка на первый вход блока 14 управления. Блок 14 управления, работающий согласно табл. 3, на промежутках  $t_1, t_3, t_4$  отключает питание со всех блоков за исключением блока 15 оперативной памяти и таймера 13. В промежутки времени  $t_2$  блок 14 управления включает питание демодулятора 11 и принятые символы с группы его информационных выходов поступают на первые группы информационных входов блока 15 оперативной памяти. При этом блок 14 управления вырабатывает импульсы записи и адреса ячеек памяти блока 15 оперативной памяти, по которым записываются символы принимаемого блока.

В промежутке времени  $t_5$  осуществляется датеремежение символов блоком кодовых слов и декодирование их в смежном классе, что осуществляется последовательной работой блоков датеремежения 17, декодирования 16, питание которых включается в соответствии с табл. 3. Блок 14 управления формирует для блока 17 датеремежения управляющий сигнал WR/RD и тактовые импульсы F, по которым на его группу информационных входов поступают по очереди символы всех принятых блоков с первой группы выходов блока 15 оперативной памяти, адреса которых и импульсы чтения для блока 15 оперативной памяти вырабатываются блоком 14 управления.

Блок 17 датеремежения в промежуток времени  $t_{6,1}$  (см. фиг. 12) по тактовым сигналам F, поступающим на вход 93.1, и управляющему сигналу WR/RD низкого логического уровня на входе 93.2 формирует на выходе первого мультиплексора 89 сигналы тактовой частоты, поступающие на тактовые входы сдвиговых регистров 83-88,

по которым записываются  $W=4$  блоков, состоящие из символов  $A_0, B_0, C_0, D_0$  первого и т.д.,  $A_5, B_5, C_5, D_5$  последнего блоков. В промежутки времени  $t_{52}(I)$  на вход 93.2 подается логический сигнал высокого уровня и по тактовой частоте  $F$  счетчиком 92 формируются управляющие сигналы для второго мультиплексора 90, коммутирующие на его выход по соответствующим сигналам с первого по шестой входов этого мультиплексора, в результате чего на выходе блока 17 формируется последовательность символов кодового слова  $A_0, \dots, A_5$ . Импульс переноса счетчика 92 транслируется мультиплексором 89 на тактовые входы сдвиговых регистров 83-88, сдвигая в них информацию о один символ. В промежутки времени  $t_{52}(II)-t_{52}(IV)$  блок 17 демодернизации работает аналогичным образом, как и в промежутки времени  $t_{52}(I)$ , и на выходе вырабатываются соответственно символы  $B_1, C_1, D_1$  второго-четвертого кодовых слов.

С группы выходов блока 17 в промежутки времени  $W=4$ -х кодовых слов поступают на группу информационных входов 102 блока 16 декодирования (см. фиг. 11), на группу управляющих входов 101.1 которого подаются последовательно для каждого кодового слова, одна из  $W$  частей собственного адреса приемника  $Y_1, Y_2, Y_3, Y_4$ , которыми дополнены  $K=2$  символа информационного сообщения на передающей стороне. На выход 101.2 блока 16 поступает последовательность импульсов записи, по которым счетчиком 99 для каждого кодового слова формируется последовательность управляющих сигналов, поступающих на управляющие входы мультиплексора 98, на выходе которого появляются символы лидера смежного класса (см. табл. 2), которые складываются в параллельном сумматоре 94 по модулю два с символами кодового слова, поступающими на другой его вход. Причем для первых символов  $U_0, U_1$  кодового слова, согласно табл. 2, на параллельный сумматор 94 по модулю два поступают символы 0 с первой группы выходов мультиплексора 98, а для остальных  $U_2, U_3, U_4, U_5$  - символы соответствующего лидера смежного класса с второй пятой группы выходов мультиплексора 98, что достигается соответствующей дешифрацией состояний счетчика 89 скемой управления переключением входов мультиплексора 98.

С группы выходов параллельного сумматора 94 по модулю два кодовые слова поступают в декодер 100 с исправлением двух ошибок, где они декодируются и в промежутки времени  $t_{53}$  выдаются на группу выходов блока 61 по сигналам  $WR$ , поступающим на вход 101.3. С группы выходов блока 16 декодирования информационные символы декодированного сообщения поступают на вторую группу информационных входов блока 15 оперативной памяти, в ОЗУ которого записываются. В случае, когда декодируемое кодовое слово не принадлежит коду  $A$  (см. табл. 2) даже после попытки исправить в нем 2 ошибки, декодером 100 вырабатывается сигнал высокого уровня, поступающий на выход  $FL$ .

Декодер 100 с исправлением двух ошибок осуществляет вычисление элементов

синдрома  $S_j$ :

$$\sum_{i=0}^5 u_i z_i^j = s_j, \quad j = 1, 4,$$

где  $z_i$  - локаторы позиций символов кодового слова.

Эти элементы синдрома с применением схем перемножения на элемент поля, показанный в [4] на с. 54-60, можно вычислить за  $n=6$  тактов подаваемой тактовой частоты. Затем находится многочлен локаторов ошибок, например с помощью алгоритма Берлекомпа-Месси, схема аппаратурной реализации которого приведена в [10] и на которую затрачивается  $2L_2(t+1)$  тактов, где  $t=2$ -количество исправляемых ошибок в нашем случае, после чего осуществляется процедура Чена и нахождение значений ошибок, которые занимают  $n=6$  тактов. Всего для нахождения и исправления ошибок в каждом кодовом слове потребуется 36 тактов тактовой частоты  $F$ , подаваемой на декодер 100 с исправлением двух ошибок.

При наличии сигнала высокого уровня на выходе  $FL$  блока 16 декодирования в моменты времени  $t_{52}(II)-t_{52}(IV)$  блок 14

управления прекращает выработку сигналов для декодирования оставшихся кодовых слов сообщения, переданного в данном кадре, и с поступлением сообщения в следующем кадре повторяет описанный выше процесс декодирования.

Затем в промежуток времени  $t_{54}$  происходит выдача блоку 15  $W$  ЮИ символов декодированного информационного сообщения для последующей индикации в промежуток времени  $t_6$ , регулируемый потребителем, длительность которого на фиг. 13 приведена условно.

Адресация памяти ОЗУ блока 15 оперативной памяти, приведенная в табл. 3, может быть расширена для записи и хранения массива принятых сообщений.

Шины данных, показанные раздельно на фиг. 7, при физической реализации удобнее обединить в одну.

Тактовая частота  $F_3$ , подаваемая с блока 14 управления на блок 16 декодирования, должна быть как можно выше для более быстрого декодирования кодовых слов и, следовательно, уменьшения времени работы (промежутки времени  $t_5$ ) энергопотребляющего блока декодирования 16.

В табл. 4 приведены некоторые характеристики системы для конкретных форматов сообщений данных, взятых в качестве примера, где для кодирования кодовых слов сообщения используется рассмотренный ранее код РС (6,3), количество кодовых слов сообщений  $W=4$ , кадр содержит  $n+1=7$  интервалов. Характеристики приводятся относительно количества групп сообщений в кадре и скорости передачи данных в канале 10 связей, при искашении 2L блоков любых двух извлекаемых с 1-го по  $n$ .

Приведены некоторые расчеты для форматов передачи сообщений, сведенные в табл. 4. При использовании в системе стандартных частот, обеспечивающих относительную нестабильность опорных частот (передатчик-приемник) не более  $\Delta f =$

$10^{-5}$ , подстройку побитовой синхронизации проводят в каждом кадре при обнаружении синхросигнала. Оценим энергопотребление блоков декодера. Энергопотребление блоков, включаемых блоком 14 управления согласно табл. 3, можно найти, зная длительности промежутков  $t_0-t_4$  (см. фиг. 13), которые определяются количеством групп сообщений в кадре и скоростью передачи информации в канале связи. Оценим длительность промежутка  $t_0$ , в котором осуществляется дескременижение символов кодовых слов и декодирование кодовых слов сообщения. В промежутки времени  $t_{5,1}$ ,  $t_{5,3}$ ,  $t_{5,4}$  осуществляется обмен данными между соответствующими блоками согласно табл. 3. Используя блок 14 управления, выполненный, например, на микросхеме КР1830БЕ51, которая потребляет 0,1 мА при работе с тактовой частотой 100 кГц, цикл обмена пошине данных будет составлять 12 тактов. Тогда циклы обмена, согласно табл. 3, будут следующими: блок оперативной памяти - блок дескременижения - 12+64=288 тактов; блок дескременижения - блок декодирования - 12+64+288 тактов; блок декодирования - блок оперативной памяти - 12+24=96 тактов; блок оперативной памяти - блок ЖКИ - 12+8=96 тактов. Всего 768 тактов, что составляет 7,68 мс.

В промежутки времени  $t_{5,2}$  блок 16 декодирования, выполненный, например, на базовом матричном кристалле (БМК) типа 1515ХМ1 и потребляющий 8 мА, может работать с подаваемой с блока 14 управления тактовой частотой  $F_3=100$  кГц и декодировать каждое кодовое слово за 36 тактов и, следовательно, 4 слова декодировать за 144 такта, что составляет 1,44 мс. Тогда длительность промежутка  $t_5$  будет составлять  $7,68+1,44+9,12=9$  мс. Таймер, выполненный, например, на специализированной КИДП БИС, может потреблять 0,1 мА. Блоки дескременижения 17 и синхронизации 12, выполненные на БМК типа 1805ХМ1, будут потреблять по 1 мА. Блок 15 оперативной памяти, выполненный на микросхеме КМ1603РУ1, потребляет соответственно в режимах хранения и обращения 0,2 мА и 5 мА. Радиотракт приемника с демодулятором могут потреблять до 12 мА. Потребление блока 18 ЖКИ не учитывается, так как индикатор на ЖК может включаться потребителем на разное время (промежутки  $t_6$  на фиг. 13).

Таймер 13, блок 15 оперативной памяти, ОЗУ которого находится в режиме хранения, блок 14 управления работает непрерывно, пока подается питание на приемник, и потребляет  $I=0,1+0,2+0,1=0,4$  мА. Во время поиска синхросигнала (промежутки  $t_0$ ) радиотракт приемника, демодулятор, блок синхронизации потребляют  $I_c=12+1=13$  мА. В промежутки времени  $t_6$  включены в работу радиотракт, демодулятор, блок оперативной памяти, ОЗУ которого находится в режиме обращения, и потребление которых составляет  $I_2=12+5=17$  мА, и в промежуток  $t_5$  работают блоки декодирования, дескременижения, оперативной памяти, ОЗУ которого находится в режиме обращения, и потребляют  $I_5=8+1=15$  мА. Общее

потребление за кадр будет следующим:

$$I = I_{0,1} + I_{2,3} + I_{5,1} + I_{5,2}$$

5

где

$T$  - длительность одного кадра.

Из формулы видно, что максимальное потребление блоков приемника  $I_0=13$  мА,  $I_2=17$  мА,  $I_5=14$  мА приходится на достаточно короткие промежутки времени: например, при количестве групп сообщений в кадре, равном 256, и скорости передачи в канале связи 700 бит/с за время передачи кадра 35,2 с длительности промежутков с высоким потреблением блоков приемника будут  $I_0=90$  мА,  $I_2=137$  мА,  $I_5=9$  мА, тогда как непрерывно работающие блоки потребляют всего  $I_T=0,4$  мА.

Имея источник тока емкостью 0,5 А·ч и используя его на 50%, получим непрерывное время работы  $T_{раб}=500/0,5/1$ . Для кадров различной длины в табл. 4 приводятся соответствующие значения  $T_{раб}$ . Используя аккумуляторы со 100 циклами заряда/разряда, например, при  $T_{раб}=20$  суток продолжительность работы источников питания составит 5,4 года, что свидетельствует о низком энергопотреблении абонентских приемников и позволяет продлить срок службы их источников питания.

Таким образом, предлагаемые способы и устройство обеспечивают получение абонентами передаваемых по СПРВ информационных сообщений с высокой степенью достоверности несмотря на возможные помехи и замирания в канале связи. При этом одновременно повышается срок службы используемых в приемниках источников питания за счет свойства формата передачи данных, позволяющего сбрасывать работу приемников.

#### Литература

- Форни Д. Каскадные коды. М.: Мир, 1970, с. 207.
- Проектирование радиоприемных устройств. Под ред. А.П. Сиверса. М.: Советское радио, 1976, с. 379-382.
- Аналоговые и цифровые интегральные микросхемы. Справочное пособие. С. В. Якубовский, Н.А.Баранов, Л.И.Нисельсон и др. Под ред. С. В. Якубовского. М.: Радио и связь, 1984, с. 307-314.
- Берлекамп Э. Алгебраическая теория кодирования. Пер. с англ. М.: Мир, 1971.
- Микросхемы и их применение. Справ. пособие. Под общ. ред. В.А.Батушева. М.: Радио и связь, 1983.
- Микропроцессоры и микропроцессорные комплексы интегральных микросхем. Справочник в 2-х т. Н.Н.Аверьянов, А.И.Березенко, Ю.И.Борщенко и др. Под ред. В.А.Шахнова. М.: Радио и связь, 1988, с. 329-352.
- Проектирование цифровых устройств на однокристальных микроконтроллерах. Справ. пособие. В.В.Ставин, А.В.Урусов, О.Ф.Мологонцева. Под ред. В. В.Ставина. М.: Энерготомиздат, 1990.
- Большие интегральные схемы запоминающих устройств. Справочник. А.Ю.Гордонов, Н.В.Бекин, В.В.Цирин и др. Под ред. А.Ю.Гордонова и Ю.Н.Дьякова. М.: Радио

и связь, 1990, с. 116-122.

9. Кларк Дж., мл., Кейн Дж. Кодирование с использованием ошибок в системах цифровой связи. Пер. с англ. М.: Радио и связь, 1987.

10. Блэйк Р. Теория и практика кодов, контролирующих ошибки. Пер. с англ. М.: Мир, 1985, с. 213-220.

### Формула изобретения:

1. Способ кодирования и декодирования данных для системы персонального радиоизводства, включающий на передающей стороне: кодирование каждого передаваемого  $k$ -символьного слова блоковым кодом (п,  $k$ ), где ( $n - k$ ) - число проверочных символов блокового кода (п,  $k$ ), формирование по блокам кодовых слов путем перемежения символов в кодовых словах ( $w > 1$ ), относящихся к одному информационному сообщению, перемежение блоков кодовых слов в пределах заданного периода  $T$ , формирование кодового кадра длительностью  $T > T'$  из совокупности перемеженных блоков кодовых слов и синхропосылок, модуляции сформированным кодовым кадром сигнала несущей частоты и передачу его по радиоканалу, на приемной стороне: прием на каждом приемнике передаваемого сигнала, его демодуляцию и выделение синхропосылок, формирование в кодовых словах, относящихся к одному сообщению, путем перемежения символов в п. блоках кодовых слов, декодирование в сформированных кодовых словах одного информационного сообщения с исправлением возможных ошибок, отличающейся тем, что на передающей стороне: каждое передаваемое  $k$ -символьное слово формирует путем дополнения к ( $k - 1$ ) символам информационного сообщения одной из  $w$  частей собственного адреса приемника, которому предназначено данное информационное сообщение, прием в качестве блокового кода (п,  $k$ ) используют код Рида-Соломона (п,  $k$ ), перемежение блоков кодовых слов осуществляется для информационных сообщений с разными групповыми адресами в соответствии с заданным порядком следования групповых адресов, кодовый кадр формируется путем добавления синхропосылок длительностью  $\tau$  перед каждой совокупностью длительностью  $T'$  перемеженных блоков кодовых слов, так что  $T = \tau + T'$ , на приемной стороне: после выделения синхропосылок в приемнике стробируют его двумя последовательностями импульсов с периодом  $T$  каждая, импульсы первой из которых с длительностью  $\tau$  совмещают по времени с синхропосылками, а импульсы второй последовательности с длительностью, равной длительности одного блока кодовых слов, задерживают относительно импульсов первой последовательности на время, определяемое групповым адресом данного приемника и законом перемежения блоков кодовых слов на передающей стороне, в выделенные во время действия импульсов второй последовательности блоках кодовых слов выполняют перемежение символов, из которых формируют кодовые слова, полученные при перемежении символов в п. блоках кодовых слов кодовые слова декодируют с исправлением ошибок в смежном классе кода Рида-Соломона (п,  $k$  -

1), вложенного в используемый на передающей стороне код Рида-Соломона (п,  $k$ ), и лидер смежного класса этого (п,  $k - 1$ ) кода Рида-Соломона определяется той из  $w$  частей собственного адреса данного приемника, которой дополнены  $k - 1$  символы информационного сообщения на передающей стороне, декодированное информационное сообщение выдают получателю.

2. Способ по п.1, отличающийся тем, что передаваемое сообщение на передающей стороне повторяют несколько раз, а на приемной стороне повторяют декодирование кодового слова в каждом стробируемом периоде Т.

3. Способ по п.1 или 2, отличающийся тем, что в качестве синхропосылок используют импульсную  $m$ -последовательность.

4. Декодер для системы персонального радиоизводства, содержащий демодулятор, группу информационных выходов которого соединена с первой группой информационных входов блока оперативной памяти, блок декодирования, блок демодемежения и блок управления, отличающейся тем, что в него введены блок синхронизации и таймер, первый и второй выходы синхронизата демодулятора подключены к однотипным информационным выходам блока синхронизации, выход которого соединен с информационным выходом таймера, выход которого подключен к первому входу блока управления, первый выход которого соединен с управляемыми выходом демодулятора, второй выход блока управления подключен к входу синхронизации демодулятора, третий выход и первая группа выходов блока управления соединены соответственно с тактовым входом и группой управляющих входов блока синхронизации, вторая - пятая группы выходов блока управления подключены соответственно к группам управляющих и адресных входов блока оперативной памяти, группе управляющих входов блока демодемежения и группе управляющих входов блока декодирования, четвертый выход блока управления соединен с тактовым входом блока декодирования, выход и группа выходов которого подключены соответственно к второму входу блока управления и второй группе информационных входов блока оперативной памяти, первая группа выходов которого соединена с группой информационных выходов блока демодемежения, группа выходов которого подключена к группе информационных выходов блока декодирования, вторая группа выходов блока оперативной памяти и шестая группа выходов блока управления являются соответственно информационными и управляющими выходами декодера.

5. Декодер по п.4, отличающейся тем, что блок синхронизации содержит генератор  $m$ -последовательности, сдвиговый регистр, первый и второй счетчики импульсов, коммутатор, распределитель импульсов, триггер, сумматор по модулю два, элемент И и мультиплексор, первый информационный вход которого является однотипным входом блока, выход подключен к информационному входу сдвигового регистра, выход которого соединен с вторым информационным входом мультиплексора и с первым входом сумматора по модулю два, выход которого подключен к установочному входу первого

счетчика импульсов, счетные входы распределителя импульсов и второго счетчика импульсов объединены и являются вторым информационным входом блока, тактовые входы распределителя импульсов и генератора  $\mu$ -последовательности объединены и являются тактовым входом блока, первый - пятый выходы распределителя импульсов соединены соответственно с управляющим входом мультиплексора, тактовым входом сдвигового регистра, входом обнуления первого счетчика импульсов, входом синхронизации генератора  $\mu$ -последовательности и счетным входом первого счетчика импульсов, разрядные выходы которого подключены к первой группе входов компаратора, выход, которого соединен с первым выходом элемента И, вторая группа входов компаратора и объединенные входы обнуления распределителя импульсов, триггера и генератора  $\mu$ -последовательности образуют группу управляющих входов блока, выход второго счетчика импульсов подключен к установочному входу триггера, выход которого соединен с выходом обнуления второго счетчика импульсов и первым управляющим входом распределителя импульсов, первый выход генератора  $\mu$ -последовательности подключен к второму выходу сумматора по модулю два, второй выход генератора  $\mu$ -последовательности соединен с вторым управляющим входом распределителя импульсов и вторым выходом элемента И, выход которого является выходом блока.

6. Декодер по п.5, отличающийся тем, что распределитель импульсов содержит первый - третий триггеры, элемент ЗАПРЕТ, элементы И, элементы ИЛИ и элементы НЕ, информационный вход первого триггера объединен с выходом элемента И и является счетным входом распределителя, счетные входы первого и второго триггеров объединены с первым выходом первого и второго элементов И и являются тактовыми входами распределителя, первые входы первого - четвертого элементов ИЛИ объединены и являются входом обнуления распределителя, первый вход третьего элемента И и второй вход третьего элемента ИЛИ являются соответственно первым и вторым управляющими входами распределителя, выход первого элемента ИЛИ соединен с выходом обнуления первого триггера, выход которого подключен к разрешающему входу элемента ЗАПРЕТ, второму входу четвертого элемента ИЛИ и информационному входу второго триггера, выход первого элемента НЕ соединен с вторым выходом второго элемента ИЛИ, выход которого подключен к входу обнуления второго триггера, выход которого соединен с

5 вторыми входами первого элемента ИЛИ и третьего элемента И, выход третьего элемента И соединен со счетным входом третьего триггера, информационный вход которого подключен к источнику логической единицы, выход третьего элемента ИЛИ соединен с выходом обнуления третьего триггера, выход которого подключен к разрешающему входу элемента ЗАПРЕТ, вторым выходом первого и второго элементов И и является первым выходом распределителя, выходы элемента ЗАПРЕТ и первого элемента И соединены с выходами пятого элемента ИЛИ, выход которого является вторым выходом распределителя, выход четвертого элемента ИЛИ является третьим выходом распределителя, выход второго элемента И и соединен со выходом второго элемента НЕ и является четвертым выходом распределителя, выход второго элемента НЕ является пятым выходом распределителя.

20 7. Декодер по п.5, отличающийся тем, что генератор  $\mu$ -последовательности содержит с первого по восьмой триггеры, сумматор по модулю два, первый и второй элементы ИЛИ, элемент ИЛИ - НЕ, первый и второй элементы НЕ, тактовые входы триггеров с первого по седьмой объединены и являются входом синхронизации генератора, тактовый вход восьмого триггера является тактовым входом генератора, установочный вход первого триггера объединен с выходами обнуления триггеров с второго по шестой, и с первыми входами первого и второго элементов ИЛИ и является выходом обнуления генератора, выход первого триггера подключен непосредственно и через первый элемент НЕ к первым выходам соответственно сумматора по модулю два и элемента ИЛИ - НЕ, выходы которых соединены с информационными входами соответственно второго и седьмого триггеров, выходы каждого из триггеров с второго по пятый подключены к соответствующему входу элемента ИЛИ - НЕ и информационному входу следующего триггера, выход шестого триггера соединен с информационным входом первого триггера, вторым выходом сумматора по модулю два, выходом второго элемента НЕ и является первым выходом генератора, выход второго элемента НЕ подключен к шестому входу элемента ИЛИ - НЕ, прямой выход седьмого триггера соединен с информационным входом восьмого триггера и является вторым выходом генератора, инверсный выход седьмого триггера подключен к второму входу второго элемента ИЛИ, выход которого соединен с выходом обнуления восьмого триггера, прямой выход которого подключен ко второму входу первого элемента ИЛИ, выход которого соединен со выходом обнуления седьмого триггера.

25 30 35 40 45 50

Таблица 1

Кодовое слово	Блоки типа 1	Блоки типа 2	Блоки типа 3	...	Блоки типа n
1	u <sub>0</sub>	u <sub>1</sub>	u <sub>2</sub>	...	u <sub>n</sub>
2	u <sub>0</sub>	u <sub>1</sub>	u <sub>2</sub>	...	u <sub>n</sub>
3	u <sub>0</sub>	u <sub>1</sub>	u <sub>2</sub>	...	u <sub>n</sub>
...	...	...	...	...	...
w	u <sub>0</sub>	u <sub>1</sub>	u <sub>2</sub>	...	u <sub>n</sub>

Таблица 2


Символы кодовых слов	u <sub>5</sub> , u <sub>4</sub> , u <sub>3</sub> , u <sub>2</sub> , u <sub>1</sub> , u <sub>0</sub>	u <sub>5</sub> , u <sub>4</sub> , u <sub>3</sub> , u <sub>2</sub> , u <sub>1</sub> , u <sub>0</sub>	u <sub>5</sub> , u <sub>4</sub> , u <sub>3</sub> , u <sub>2</sub> , u <sub>1</sub> , u <sub>0</sub>
Слова кода	0	c <sub>1</sub> = (α <sup>11</sup> , α <sup>5</sup> , α <sup>2</sup> , 0, 0, α <sup>0</sup> )	c <sub>1</sub> = (α <sup>4</sup> , α <sup>12</sup> , α <sup>9</sup> , 0, α <sup>2</sup> , α <sup>12</sup> )
Смежные классы	1 2 3 15	v <sub>1</sub> =(α <sup>6</sup> , α <sup>13</sup> , α <sup>11</sup> , α <sup>0</sup> , 0, 0) v <sub>2</sub> =(α <sup>1</sup> , α <sup>14</sup> , α <sup>12</sup> , α <sup>1</sup> , 0, 0) v <sub>3</sub> =(α <sup>6</sup> , α <sup>0</sup> , α <sup>13</sup> , α <sup>2</sup> , 0, 0) v <sub>15</sub> =(α <sup>5</sup> , α <sup>12</sup> , α <sup>10</sup> , α <sup>14</sup> , 0, 0)	c <sub>1</sub> +v <sub>1</sub> = (α <sup>1</sup> , α <sup>9</sup> , α <sup>8</sup> , α <sup>1</sup> , 0, α <sup>0</sup> ) c <sub>1</sub> +v <sub>2</sub> = (α <sup>0</sup> , α <sup>8</sup> , α <sup>7</sup> , α <sup>1</sup> , 0, α <sup>0</sup> ) c <sub>1</sub> +v <sub>3</sub> = (α <sup>0</sup> , α <sup>4</sup> , α <sup>1</sup> , 0, α <sup>0</sup> ) c <sub>1</sub> +v <sub>15</sub> = (α <sup>3</sup> , α <sup>1</sup> , α <sup>7</sup> , α <sup>14</sup> , α <sup>3</sup> , α <sup>12</sup> )

RU 2108667 C1

Таблица 3												
Промежутки времени	Демодуляция		Блок синхронизации		Блок оперативной памяти		Блок демодуляции		Блок декодирования		Блок ЖКИ	
	второй	первый	V1.141	V2.45	V3	V4.46	ADR	V5.48	F	VU	WR	
$t_0$	1	1	1	R	*	****	0	0	-	0	0	0
$t_1$	0	1	0	*	*	00000	1	0	0	0	0	0
$t_2$ (I)	1	1	0	0	0	00001	1	1	0	0	0	0
$t_2$ (II)	1	1	1	0	0	00011	1	1	1	0	0	0
$t_2$ (III)	1	1	1	1	0	***	00101	1	1	1	0	0
$t_3$ (IV)	1	1	1	1	1	00110	1	1	1	1	0	0
$t_4$	1	1	1	1	1	00111	1	1	1	1	1	0
$t_5$ (V)	1	1	1	1	1	****	10100	1	1	1	1	1
$t_6$ (VI)	1	1	1	1	1	10101	10101	1	1	1	1	1
$t_7$ (VII)	1	1	1	1	1	10110	10110	1	1	1	1	1
$t_8$ (VIII)	1	1	1	1	1	10111	10111	1	1	1	1	1
$t_9$ (IX)	1	1	1	1	1	*****	00000	00001	0	0	0	0
$t_{10}$ (X)	1	1	1	1	1	*****	10111	10111	1	1	1	1
$t_{11}$ (XI)	1	1	1	1	1	*****	11000	11000	1	1	1	1
$t_{12}$ (XII)	1	1	1	1	1	*****	11001	11001	1	1	1	1
$t_{13}$ (XIII)	1	1	1	1	1	*****	11010	11010	1	1	1	1
$t_{14}$ (XIV)	1	1	1	1	1	*****	11011	11011	1	1	1	1
$t_{15}$ (XV)	1	1	1	1	1	*****	11100	11100	1	1	1	1
$t_{16}$ (XVI)	1	1	1	1	1	*****	11101	11101	1	1	1	1
$t_{17}$ (XVII)	1	1	1	1	1	*****	11110	11110	1	1	1	1
$t_{18}$ (XVIII)	1	1	1	1	1	*****	11111	11111	1	1	1	1
$t_{19}$ (XIX)	1	1	1	1	1	*****	11000	11000	1	1	1	1
$t_{20}$ (XX)	1	1	1	1	1	*****	11111	11111	1	1	1	1

Таблица 4


Кол-во групп сообщений в кадре	Скорость передачи в канале, (бит/с)	Время передачи кадра, (с)	Допустимая длительность промежутка времени с полностью искаженным сигналом, (с)	Непрерывно в время работы $T_{раб.}$ (сутки)
256		35,2	5,9	20,8
128	700	17,6	2,8	17,2
64		8,8	1,4	12,8
256		20,5	3,4	20,5
128	1200	10,3	1,7	17,0
64		5,2	0,85	12,6
256		10,3	1,7	20,3
128	2400	5,2	0,85	16,7
64		2,6	0,4	12,3




Фиг.2




Фиг.3




ΦΥΣ. 4



Фиг. 5





Фиг.6




Фиг.7

RU 2108667 C1






Фиг. 9




Фиг. 10

R U 2 1 0 8 6 6 7 C 1


R U 2 1 0 8 6 6 7 C 1



$\Phi_{U2.11}$



Φυ2.12



Фиг. 13